SDRAM ( Single Data Rate ) refresh verilog

Salve, sono nuovo nel forum e spero di non violare nessuna regola. Avrei bisogno di un consiglio. Ho creato un modulo controller sdram in verilog per fpga EP4CE6F17I7N e sdram Hynix H57V2562GTR-75C ...