HI51
New Contributor
New ContributorAgilex5のHVIOバンクのピンの状態および最大周波数について
・Agilex5のHVIOバンクの電源起動後のピンの状態について教えてください
電源起動後、コンフィギュレーション中のユーザーモードに入るまでのピンの状態を教えてください。「General-Purpose I/O User Guide: Agilex 5 FPGAs and SoCs」では「All pins are tri
stated.」と記述があり、プルアップ、プルダウン抵抗なしの状態かと思っておりましたが、
「Device Configuration User Guide: Agilex™ 5 FPGAs and SoCs」に記載のコンフィギュレーション中の「GPIO Status」に「Tri-Stated with Weak Pull-Up」と記載があり、どちらの情報が正しいのかと思い問い合わせしました。
接続先のデバイスの電源起動時の状態と合わせなくてはいけないため確認しています。
・HVIOバンクを使用する場合の信号の周波数に関して教えてください。
「Agilex™ 5 FPGAs:General Purpose I/Os」では
I/O maximum frequency or data transfer rate:
- 1.8 V: 125 MHz SDR or 250 Mbps DDR
- 2.5 V- 3.3 V: 100 MHz Fmax or 200 Mbps DDR
と記載があったのですが、「Agilex™ 5 FPGAs and SoCs Device Data Sheet」には記載を見つけられなく質問しました。
