Forum Discussion
KTama2
New Contributor
New ContributorArria10 SoC FPGAの送信パスのセットアップ/ホールドの設定方法について教えてください。
Arria10 SoC FPGAのボードデザイン・ガイドラインの5.5.1.1.2 RGMⅡにある、 「送信パスのセットアップ/ホールド TX_CTL と TXD[3:0]への TX_CLK のセットアップとホールドだけが送信に関係します。 Arria10 I/O は、最大 800ps の出力遅延を提供できます。この遅延は、Quartus Prime のアサインメント・エディター内の出力遅延...
KTama2New Contributor
New Contributor返信ありがとうございます。
Quartus Prime Version は16.1 Standard Editionを使用してます。
EBERLAZARE_I_IntelRegular Contributor
Hi,
You may set the delay output in Assignment Editor, using Output Delay Chain Setting.
Please refer to our Arria 10 datasheet below:
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/arria-10/a10_datasheet.pdf#page=64
- KTama2
返信ありがとうございます。
ご対応ありがとうございました。
- EBERLAZARE_I_Intel
Hi,
I hope above answers your initial questions.
Do you have any additional questions?
Thanks!
