インテル Cyclone 10 LP FPGA 評価キットを使用して、SimpleSocket(RGMII)(ucosii)を動かしてみました。 ソケット通信は問題なくできましたので、 SYS_CLK_TIMERを実装して動かすと、今まで動いていたソケット通信が出来なくなってしまいます。 原因および対処法を教えて下さい。

volatile int m_context_Timer; static void timer1ms_interrupts(void* context) { IOWR_ALTERA_AVALON_TIMER_STATUS(SYS_CLK_TIMER_BASE,0); } void init_timer() { void* timer_ptr=(void*)&m_co...