yufuliang
New Contributor
4 years agoNew Contributor仿真O-RAN Intel FPGA IP Example问题
在仿真O-RAN Intel FPGA IP Example时，发现Ecpri IP输出的数据只有C-Plane数据，无U-Plane数据，具体实现过程如下：
1. O-RAN IP配置如下(默认配置)，然后Generate Example Design
2. 打开modelsim cd {***\simulation\setup_scripts\mentor} do run_vsim.do 进行仿真。
avst_sink_*为ORAN_IP输出的数据，ext_sink_*为C&M数据。mac_source_*为Ecpri_IP输出数据。
如下图所示：Ecpri输出只有C&M数据。
3. 进一步验证发现，当我配置ECPRI_IP如下图所示，Generate Example Design 。
使用modelsim仿真，ECPRI_IP输出的数据包含C&M数据与U-Plane数据（与数据长度无关）。
当勾选配置Pair With ORAN时，仿真结果异常，且与配置ORAN-IP的现象一致。
4. 说明：配置ORAN-IP之后，Generate Example Design 工程中会自动生成ECPRI_IP,10GE_MAC,Native-PHY.
配置CPRI-IP之后，Generate Example Design 工程中会自动生成0GE_MAC,Native-PHY.
配置CPRI-IP之后，Generate Example Design 工程中会自动生成0GE_MAC,Native-PHY.
且两个工程的MAC与PHY的配置相同，modelsim仿真时配置的ECPRI_IP的CSR也相同。
5. 疑问：5.1 为何Intel ORAN-IP自带的Example工程仿真无法通过？是否需要特别配置参数？(目前试了更改部分参数，仿真结果均无变化)
5.2 查看了UG20317 O-RAN Intel ® FPGA IP Design Example User Guide，没找到相应问题。
5.3 仿真所使用的Questasim版本为 “Questasim SE-64 10.6f”
5.3 仿真所使用的Questasim版本为 “Questasim SE-64 10.6f”
5.4 仿真oran_tb.sv,使能C面数据和U面数据，设置节类型为1，无节扩展，C面数据的时序疑问，Ug-oran中的时序要求为：
仿真时的时序图：
tx_valid为高电平期间，tx_sop与tx_eop为高电平期间，发送C面的IE信息应该保持不变，为什么tx_valid &tx_sop ==1,与 tx_valid & tx_eop == 1的位置字段数据跳变？
