Forum Discussion

Icon for New Contributor rank

New Contributor

6 years ago

I2CスレーブIPを使う時の端子のIO規格や内部クロックの推奨は？

I2C Slave to Avalon-MM Master Bridge のIPを使用していますが、時々I2Cによる読み書きが誤動作する事があり困っています。デバイス外部の状況としては、プルアップをあまり強くできない事情がありSCL/SDAの立上りがややゆっくりとなっています。起きている現象を解析すると、スレッショルド付近でラッチした値が不安定な期間が数サイクル続き、...

Icon for Frequent Contributor rank

Frequent Contributor

6 years ago

・IPの内部クロックはどれぐらいの周波数が想定されているでしょうか？

（現在100MHzを使用しています）

==> Do you mean 100kHz? I dont think it supports up to 100MHz. Normally in kHz range.

・SCL/SDAのI/O Standardはどれを選択するのが推奨されますか？

（現在3.3-V LVCMOSを選択しています）

==> 3.3-V LVCMOS is ok

Qsysから生成されたソースを直接編集する方法は問題ないですか？

==> We do not recommend manually modifying the generated files.

Icon for New Contributor rank

New Contributor

6 years ago

Thank you for replying.

But I don't mean SCL (I2C's clock) is 100MHz.

I mean that the Clock Input of IP "Altera I2C Slave to Avalon MM Master Bridge" is 100MHz.

This clock is used to latch SCL and SDA input.

I asked about the recommended frequency of the clock.