Forum Discussion

tsuto's avatar
tsuto
Icon for New Contributor rankNew Contributor
5 years ago
Solved

MAX10 Nios2/f and dual-port RAM

I implemented some of the M9K memory blocks in Nios2 as dual port RAM for exchanging data with the outside. Both memory width is 16bit. There was no problem when using Nios2/e as the CPU, but after...
  • tsuto's avatar
    tsuto
    5 years ago
    If the CPU cache memory is disabled, the value written in the dual port RAM can be read.
    Specifically, in Qsys, all of Instruction Cache, Flash Accelerator, and Data Cache in the Caches and Memory Interface tab of Nios2 Processor are set to NON. It may be fine to disable only the Data Cache, but since I achieved the purpose, I have not checked with other enabled.
    Original
    CPUのキャッシュメモリをディセーブルにしたら、デュアルポートRAMに書き込んだ値を読み出せる様になりました。
    具体的にはQsysで Nios2 Processor の Caches and Memory Interface タブ内の Instruction Cache, Flash Accelerator, Data Cache を全て NON にしました。Data Cacheだけディセーブルにすれば良いのかも知れませんが、目的を達成できたので、その他を有効にしての確認はしていません。
tsuto's avatar
tsuto
Icon for New Contributor rankNew Contributor
5 years ago
If the CPU cache memory is disabled, the value written in the dual port RAM can be read.
Specifically, in Qsys, all of Instruction Cache, Flash Accelerator, and Data Cache in the Caches and Memory Interface tab of Nios2 Processor are set to NON. It may be fine to disable only the Data Cache, but since I achieved the purpose, I have not checked with other enabled.
Original
CPUのキャッシュメモリをディセーブルにしたら、デュアルポートRAMに書き込んだ値を読み出せる様になりました。
具体的にはQsysで Nios2 Processor の Caches and Memory Interface タブ内の Instruction Cache, Flash Accelerator, Data Cache を全て NON にしました。Data Cacheだけディセーブルにすれば良いのかも知れませんが、目的を達成できたので、その他を有効にしての確認はしていません。