A10 FPGA pcie一致性测试码型发送问题

1. 在A10 FPGA的PCIE插卡上想使用PCIE Hard IP发送一致性测试码型，用于进行PCIE插卡的PCIE一致性测试。研究了一下文档。

发现在pcie的IP里面设置test_in[6]这个位为“1”是强制进入一致性测试模式。

查看代码发现IP对test_in这个输入信号例化的时候，例化为空（就是实际信号例化后面跟了一个空括号），但是根据文档里写的这个test_in默认是0x188。

后来把这个test_in的信号人为赋值为0x1c8，即把test_in[6]赋值为1.

测试发现使用这个版本烧录的fpga(pcie IP分别设置为gen2,gen3模式)上电后，电脑无法正常枚举到，不过tx会有信号发出，不过由于实验室示波器贷款仅1Ghz，测不到正确信号。所以也无法推断是否已经发出正确的一致性测试码型.

正常测pcie3.0的一致性的时候需要配置gen1,gen2,gen3总共十三种去加重状态下的码型。

请问是不是只要test_in[6]设置为1，并且在IP设置中设置不同的去加重值和pcie速率。这样生成十三种烧录版本，就可以依次测试了。

1. 测试RX的一致性测试的时候，需要在PCIE内部设置RX到TX的loopback，想知道这个在FPGA内部应该如何设置。