Forum Discussion

Altera_Forum's avatar
Altera_Forum
Icon for Honored Contributor rankHonored Contributor
16 years ago

My projects don't run.

Hello to everybody. I have DE1 (with EP2C20F484C7 FPGA device and EPCS4 serial configuration device). I run Quartus II v.9.1 web in a Vista computer. I have set up USB Blaster driver software in m...
Altera_Forum's avatar
Altera_Forum
Icon for Honored Contributor rankHonored Contributor
16 years ago

english:

I´m VHDL Learner and I have a Problem with SP (.pof)!

Under JTAG programming it works with default settings before.

Start SP loading is Ok, after that nothing works.

After loading SP , JTAG programming doesn´t work too.

Is this the same Problem or I´m stupid? ;) I Use the DE2 Board, Quartus II 9.1 und will produce a VHDL file, what is befor a Verilog File. You can find the Verilog File under www.johnloomis.org/digitallab/audio/audio3/audio3.html

Thanks for helping me.

in Deutsch:

Hallo,ich bin ein VHDL-Neuling und habe ein Problem mit der SP Programmierung. Wenn ich unter den Default Einstellung die JTAG Programmierung durchführe funktioniert alles. Die Beschreibung mit SP wird geladen, aber dann macht mein Board gar nix mehr. Wenn ich die pof-File in den EPCS16 geladen hab und danach wieder die sof-File lade, funktioniert auch diese nicht mehr. Is dies das slebe Problem mit dem Patch,oder bin ich einfach unfähig? Ich nutze das DE2 Board, Quartus II 9.1.

Zur Funktion:Ich möchte ein Verilog Programm in VHDL übersetzen, das Verilog-File ist unter: www.johnloomis.org/digitallab/audio/audio3/audio3.html zu finden. Die Dateien können auch bei mir geordert werden.;)

Vielen Dank für die Hilfe