Forum Discussion
smile123
Occasional Contributor
Occasional Contributorarria10 fpga 采集传感器带DDR模式的数据问题。
各位论坛的大佬们好，我现在使用一款arria 10的FPGA对一个传感器数据进行采集，具体信息如下：
传感器数据模式:DDR数据类型的LVDS信号。
1、现在想使用GPIO IP核的DDIO_IN(只需要输入模式)来采集信号，但是我看IP核的配置界面下方的log窗口显示最大支持速率为300MHz，首先这个速率是指的DDIO的IO核输入时钟为300MHz，还是指数据率为300M？
2、...
忘记结束这个话题了，使用arria 10的芯片对应的LVDS_SERDES的IP核解码DDR类型的数据，使用内部LVDS内部PLL模式确实不行，但是可以使用LVDS外部PLL模式进行处理，这样就可以解决这个问题。
smile123Occasional Contributor
Occasional Contributor忘记结束这个话题了，使用arria 10的芯片对应的LVDS_SERDES的IP核解码DDR类型的数据，使用内部LVDS内部PLL模式确实不行，但是可以使用LVDS外部PLL模式进行处理，这样就可以解决这个问题。
Dio
New Contributor
New ContributorHi smlle123
我想請問 我跟你有同樣的問題
1、现在想使用GPIO IP核的DDIO_IN(只需要输入模式)来采集信号，在時序報告下 我的fMAX 只有60幾MHz(這裡指得是我的dclk，trigger DDIO 的CLK)，而我的採集頻率 (dclk) 為168MHz，我共有 8個DDIO 的模組(動作相同，差異只有 trigger 不同 chip 的 dout 及 dclk )，實際動作7組是正確的 1組是錯誤的，我懷疑是我的PCB板上的線不等長導致，我嘗試了 增加buffer 或是 時序約束(input delay) 皆無法解決。
我想嘗試用 LVDS_SERDES的IP核，使用dclk 的 6倍頻率去採集我的data，正緣採集3bit 負緣採集3bit ，各取其中1bit 輸出 ，想請問這種方法可成功嗎?
