SACULITAMNew Contributor4 years agoprogrammer sur eclipse une SDRAM du FPGA Bonjour, Je suis debutant en FPGA, je souhaite utiliser ma SDRAM de 64 MB. J'ai d'abord créer le design sous platform designer puis j'ai compilé sous quartus avec une PLL. J'aimerais finaliser...Show More
EBERLAZARE_I_IntelRegular Contributor4 years agoHi,Which device are you using? Cyclone V SoC, Arria 10 SoC etc.?
Recent DiscussionsQuartus 20.1std compilation fails for Quartus map - Device 10AS057K2F40I1SGIs Quartus Prime Pro 22.4 Compatible with Stratix 10 NX Series Device?Timing analysis - long combinational pathQuartusPro 25.3 Crashed after using the Signal Tap Logic AnalyzerDuplicate_hierarchy_depth / duplicate_register