fu_aolin
New Contributor
4 years ago1SG280LU2F50E2LG 下载错误
FPGA型号1SG280LU2F50E2LG
编译环境Quartus II 20.1
VCCH_GXB, VCCR_GXB and VCCT_GXB全部接地
定义
output TBE0n,
电路中TBE0n连接在BANK 7A的AF16管脚,该BANK是3.0V信号,如下图。
在Pin Planner中,如果把TBE0n连接在AF16,I/O Standard选择3.0V
编译通...