Forum Discussion

PTan9's avatar
PTan9
Icon for New Contributor rankNew Contributor
5 years ago

请教使用10AX115S3F45E3SG器件实现4个40GE IP加48个1G/10GE IP管脚分配编译不过问题

您好： ​ 想用72通道的10AX115S3F45E3SG器件实现4个40GE IP加48个1G/10GE IP，但是管脚分配编译不过。以左边6个Transceiver bank计划放下2个40GE+24个1G/10GE IP为例，下面2个bank单独放2个40GE IP可以编译通过（两个IP共享ATX PLL），上面4个bank单独放24个通道的1G/10GE可以编译通过（共享一个ATX ...
PTan9's avatar
PTan9
Icon for New Contributor rankNew Contributor
5 years ago

另外我也尝试把2个40GE分别用CMU来做TX PLL，也是编译不过。也还试过左边放12个1G/10GE+4个40GE(占用16个10G通道)​，右边放置18+18个1G/10GE，也是编译不过。通常都是卡在Fitter 5%一个多小时，Info (16210): Plan updated with currently enabled project assignments. 也有部分直接报部分通道不能分配。

​