FPGAのパワーオンリセット不良

インテルのFPGAにはパワーオンリセットが実装されているかと思います。 FPGAが実装されているボードにおいて、 電源OFF後、ONまでの時間が例えば数100ｍSec等と極端に短かった場合、 パワーオンリセットによるロジックの初期化が行われず 設計とは異なる意図しない論理、具体的には出力が固定されて変化しない。また 入力信号の変化を受け付けず固定される等、誤動作が発生する可能性は あ...