10cx220YU484的2A-bank上驱动两个trible speed ethernet。

现在我在10cx220YU484的2A-bank上驱动两个trible speed ethernet，IP核是only pcs，引脚为lvds-io，使用2A-bank的专用时钟引脚输入参考时钟，例化了两个trible speed ethernet模块，但是编译显示，内部PLL使用冲突，是不是同一个BANK只能例化一个trible speed ethernet模块？