Forum Discussion

PYu2's avatar
PYu2
Icon for New Contributor rankNew Contributor
6 years ago

关于Cyclone10LP CRC_ERROR报错问题

客户使用10CL016YUU256I7G，需要CRC_ERROR报错功能，现在出现想象是CRC_ERROR​在配置过程一直为高 ，一直到CONF_DONE拉高后400us左右时间，才拉低。由于使用CRC校验功能，FPGA输出使FPGA重新配置，出现循环状态。FPGA无法正常工作，现在解决办法是通过LC滤波将CRC_ERROR去除，不输出，这样FPGA可以正常工作。Active high sign...
PYu2's avatar
PYu2
Icon for New Contributor rankNew Contributor
6 years ago

Hi，

​

CRC_ERROR在双功能引脚，但是没有在dual—purpose引脚里面可以设置tri-state with weak-pull up？只有CRC_ERROR使能引脚？详见附件。

​

还有一个疑问，您说在INIT_DONE置高以后，才进入用户模式，在CONF_DONE拉高以后，还有3192时钟周期后才进入用户模式，理论上按照100MHz，3192*100M=31.92us，10Mhz，3192*10M=319.2us，也就是说，CONF_DONE拉​高，400us应该已经进入用户模式，这个是CRC_ERROR就表明已经配置完成，进入用户模式了又发生了CRC_ERROR报错，原因还是SRAM的吗？或者您说的3192时钟进入完全用户模式，那么这个时钟周期是多少呢？

​