----------------
; Command Info ;
----------------
Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.148 

Tcl Command:
    report_timing -setup -file timing.txt

Options:
    -setup 
    -file {timing.txt} 


+----------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                         ;
+-------+---------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------+--------------+-------------+--------------+------------+------------+
; 0.148 ; dat_in_int[2] ; DAT_OUT[2] ; CLK_INT      ; CLK_OUT     ; 20.000       ; -3.789     ; 9.016      ;
+-------+---------------+------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is 0.148 
===============================================================================
+------------------------------------+
; Path Summary                       ;
+--------------------+---------------+
; Property           ; Value         ;
+--------------------+---------------+
; From Node          ; dat_in_int[2] ;
; To Node            ; DAT_OUT[2]    ;
; Launch Clock       ; CLK_INT       ;
; Latch Clock        ; CLK_OUT       ;
; Data Arrival Time  ; 33.310        ;
; Data Required Time ; 33.458        ;
; Slack              ; 0.148         ;
+--------------------+---------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 20.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.636 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.016  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 4.294       ; 100        ; 4.294 ; 4.294 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 6.075       ; 67         ; 6.075 ; 6.075 ;
;    Cell                   ;        ; 3     ; 2.720       ; 30         ; 0.000 ; 2.190 ;
;    uTco                   ;        ; 1     ; 0.221       ; 2          ; 0.221 ; 0.221 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.153       ; 100        ; 3.153 ; 3.153 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------+
; Data Arrival Path                                                                ;
+----------+---------+----+------+--------+------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location         ; Element             ;
+----------+---------+----+------+--------+------------------+---------------------+
; 20.000   ; 20.000  ;    ;      ;        ;                  ; launch edge time    ;
; 24.294   ; 4.294   ;    ;      ;        ;                  ; clock path          ;
;   24.294 ;   4.294 ; R  ;      ;        ;                  ; clock network delay ;
; 33.310   ; 9.016   ;    ;      ;        ;                  ; data path           ;
;   24.515 ;   0.221 ;    ; uTco ; 1      ; FF_X45_Y0_N24    ; dat_in_int[2]       ;
;   25.045 ;   0.530 ; RR ; CELL ; 1      ; FF_X45_Y0_N24    ; dat_in_int[2]|q     ;
;   31.120 ;   6.075 ; RR ; IC   ; 1      ; IOOBUF_X36_Y0_N9 ; DAT_OUT[2]~output|i ;
;   33.310 ;   2.190 ; RR ; CELL ; 1      ; IOOBUF_X36_Y0_N9 ; DAT_OUT[2]~output|o ;
;   33.310 ;   0.000 ; RR ; CELL ; 0      ; PIN_T12          ; DAT_OUT[2]          ;
+----------+---------+----+------+--------+------------------+---------------------+

+--------------------------------------------------------------------------+
; Data Required Path                                                       ;
+----------+---------+----+------+--------+----------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element             ;
+----------+---------+----+------+--------+----------+---------------------+
; 40.000   ; 40.000  ;    ;      ;        ;          ; latch edge time     ;
; 43.658   ; 3.658   ;    ;      ;        ;          ; clock path          ;
;   43.153 ;   3.153 ; R  ;      ;        ;          ; clock network delay ;
;   43.658 ;   0.505 ;    ;      ;        ;          ; clock pessimism     ;
; 43.458   ; -0.200  ;    ;      ;        ;          ; clock uncertainty   ;
; 33.458   ; -10.000 ; R  ; oExt ; 0      ; PIN_T12  ; DAT_OUT[2]          ;
+----------+---------+----+------+--------+----------+---------------------+


